fifo验证sv uvm uvm__代码如何验证fifo 异步fifo验证

FIFO_UVM_VIP.zip_FIFO验证sv_UVM_uvm 代码_如何验证fifo_异步fifo验证

标签： fifo验证sv uvm uvm__代码如何验证fifo 异步fifo验证

用uvm验证方法学验证异步fifo，文件包括异步FIFOrtl代码和uvm组件

异步FIFO—FIFO_AS.rar_fifo_fifo异步_异步 fifo_异步FIFO

标签： fifo fifo异步异步_fifo 异步fifo

异步FIFO的代码，实现空满逻辑判断深度宽度可配置

异步FIFO约束set_max_delay

标签： fpga开发数字IC

set_max_delay [-datapath_only] -from [ node_list] -to [node_list] delay_value

fifo.rar_fifo_fifo_16_16_fifo异步_fifo深度16_异步FIFO

标签： fifo fifo_16_16 fifo异步 fifo深度16 异步fifo

异步FIFO 输入: 16bit 输出:16bit 深度:256

fifo.rar_fifo_异步 fifo_异步FIFO_异步FIFO verilog

标签： fifo 异步_fifo 异步fifo 异步fifo_verilog

基于verilog的fifo异步实现的源代码和分析。

async_fifo.rar_async fifo验证_异步FIFO

标签： async_fifo验证异步fifo

用verilog语言编写并经过综合验证的异步FIFO的源代码

fifo.rar_fifo verilog_异步FIFO_异步FIFO verilog_异步fifo verilog

标签： fifo_verilog 异步fifo 异步fifo_verilog 异步fifo__verilog

基于verilog的异步fifo设计，仿真效果良好

FIFO.rar_FIFO时序仿真_VHDL语言fifo_fifo vhdl_异步FIFO_异步fifo VHDL

标签： fifo时序仿真 vhdl语言fifo fifo_vhdl 异步fifo 异步fifo_vhdl

用VHDL语言实现一种异步FIFO，并做时序仿真和功能仿真检验正确性。

fifo.rar_fifo_异步 fifo_异步FIFO_格雷码

标签： fifo 异步_fifo 异步fifo 格雷码

格雷码对地址编码的异步FIFO的实现方法

fifo.zip_metastable verilog_异步FIFO_异步FIFO verilog_异步fifo verilo

标签： metastable_verilog 异步fifo 异步fifo_verilog 异步fifo__verilog

异步FIFO实现 verilog代码，利用格雷码消除亚稳态

FIFO.rar_fifo_异步 fifo_异步FIFO

标签： fifo 异步_fifo 异步fifo

为了解决FIFO的异步操作问题，本文提出了一种利用格雷码对地址进行编码的异步FIFO的设计，并采用VHDL语言进行电路设计，利用Altera公司 FLEX10KE系列FPGA得以实现，该电路软件仿真和硬件实现已经通过验证，并被应用...

fifo.rar_fifo vhdl_fifo仿真_vhdl fifo异步_异步fifo VHDL

标签： fifo_vhdl fifo仿真 vhdl_fifo异步异步fifo_vhdl

异步FIFO的VHDL程序，已经通过quartus编译和仿真。

数字IC验证+UVM验证+异步FIFO验证+笔试分享

标签：数字IC验证 UVM IC验证笔试题分享异步FIFO验证

给了一个异步FIFO的代码工程，要求自己搭建UVM验证环境去验证这个设计，结果包括覆盖率收集以及错误点等等。适合2023届目标IC验证领域的小伙伴做一个参考。 UVM验证环境源码在：..\asyn_fifo_project\asyn_fifo_uvm...

异步fifo verilog代码.rar_fifo verilog 实现_fifo的读写_异步FIFO

标签： fifo_verilog_实现 fifo的读写异步fifo

实现了一种异步时钟同步的fifo设计，可实现不同时钟域读写fifo的互联

fifo.rar_fifo_fifo 同步fifo_异步FIFO

标签： fifo fifo_同步fifo 异步fifo

同步fifo和异步fifo程序，含时钟同步。运用格雷码

FIFO.rar_aps_asynchronous fifo_fifo_verilog fifo_异步FIFO

标签： aps asynchronous_fifo fifo verilog_fifo 异步fifo

verilog 异步FIFO分模块代码可综合

FIFO.rar_almost full fifo_fifo_fifo vhdl_可综合的fifo_异步FIFO

标签： almost_full_fifo fifo fifo_vhdl 可综合的fifo 异步fifo

异步FIFO的实现，可综合，可验证] keywords:almost_full,full,almost_empty,empty

fifo.zip_asynchronous fifo_fifo read verilog_异步FIFO

标签： asynchronous_fifo fifo_read_verilog 异步fifo

这个代码主要展示了异步fifo的读的功能和写的功能

fifo_async_fifo_异步FIFO_

标签： fifo 异步FIFO

异步FIFO功能实现源代码，包含完整的读写指针模块和空满判断模块。

FIFO.rar_FIFO FPGA_fifo_fifo vhdl_fpgafifo代码_vhdl fifo

标签： fifo_fpga fifo fifo_vhdl fpgafifo代码 vhdl_fifo

异步FIFO设计 FPGA代码 Asynchronous fifo

fifo.zip_asynchronous fifo_fifo_wwymm_同步_数据异步

标签： asynchronous_fifo fifo wwymm 同步数据_异步

学习Clifford_E论文之后完成的异步FIFO，可以完成异步时钟下的数据同步

async_fifo.rar_async fifo verilog_async_fifo_fifo verilog_rtl_异步

标签： async_fifo_verilog async_fifo fifo_verilog rtl 异步fifo

verilog HDL写的异步fifo代码及测试平台，直接可用，可生成RTL代码

FIFO_Buffer.rar_FIFO verilog_fifo buffer_verilog fifo_异步FIFO_时序

标签： fifo__verilog fifo_buffer verilog_fifo 异步fifo 时序电路

同步及异步时序电路fifo源程序及其测试程序.rar - fifo源程序，erilog编写~具有较强的参考价值~

异步FIFO_sramverilog_异步FIFO_

标签： sramverilog 异步FIFO

纯Verilog实现的异步FIFO，分为读写控制模块，SRAM CORE，同步等几个模块，内含源文件和仿真文件

asyn_fifo.zip_asynchronous_fifo_tent7ei_异步FIFO_数据异步

标签： asynchronous fifo tent7ei 异步fifo 数据_异步

自定义异步FIFO设计，用于数字ic及fpga设计中的数据缓存

FIFO_ASYNC_CDC_异步fifo设计_

标签： CDC 异步fifo设计

在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区，这样既可以使相异时钟域数据传输的时序...

异步FIFO_异步FIFO_

标签：异步FIFO

当使用异步信号时，一个好的设计将对异步信号执行同步处理。同步通常使用多级D触发器级联处理，如下图所示。该模型的大多数数据表明，在第一级寄存器生成亚稳态之后，第二级寄存器的稳定输出概率为90％，第三级...

FIFO.zip_fifo_异步FIFO_数据传输

标签： fifo 异步fifo 数据传输

FIFO（First Input First Output）先入先出队列，这是一种传统的按序执行方法，先进入的指令先完成并引退，跟着才执行第二条指令。FIFO一般用于不同时钟域之间的数据传输。

asy_FIFO.rar_asy fifo_asynchronous fifo_异步FIFO

标签： asy_fifo asynchronous_fifo 异步fifo

用Verilog实现FIFO的异步设计，里面有详细的代码和各个模块的代码，经过调试可以使用

FIFO.rar_fifo vhdl_异步fifo VHDL

标签： fifo_vhdl 异步fifo_vhdl

FIFO的设计，是关于异步的，不错的硬件描述，建议大家好好看看